站中站網(wǎng)站案例,河北省住房建設(shè)廳政務(wù)網(wǎng)站,怎么不花錢做網(wǎng)站,贛縣網(wǎng)站制作目錄 1.課題概述 2.系統(tǒng)測試效果 3.核心程序與模型 4.系統(tǒng)原理簡介 5.完整工程文件 1.課題概述 基于FPGA的數(shù)字示波器#xff0c;通過DDS-IP核生成標(biāo)準(zhǔn)正弦波形#xff0c;再將波形數(shù)據(jù)轉(zhuǎn)換為HDMI顯示格式#xff0c;最終在顯示器上呈現(xiàn)波形形態(tài)。該系統(tǒng)既具備數(shù)字示波…目錄1.課題概述2.系統(tǒng)測試效果3.核心程序與模型4.系統(tǒng)原理簡介5.完整工程文件1.課題概述基于FPGA的數(shù)字示波器通過DDS-IP核生成標(biāo)準(zhǔn)正弦波形再將波形數(shù)據(jù)轉(zhuǎn)換為HDMI顯示格式最終在顯示器上呈現(xiàn)波形形態(tài)。該系統(tǒng)既具備數(shù)字示波器的信號(hào)發(fā)生基礎(chǔ)功能也通過HDMI接口完成可視化輸出其整體架構(gòu)包含DDS信號(hào)生成模塊、波形緩存模塊、HDMI視頻驅(qū)動(dòng)模塊、時(shí)鐘管理模塊正弦信號(hào)頻率控制模塊。2.系統(tǒng)測試效果在顯示器上顯示不同頻率的正弦波形fpga硬件測試不同開發(fā)板之間的移植可以參考如下的文章https://blog.csdn.net/hardware_player/article/details/147004201?sharetypeblogdetailsharerId147004201sharereferPCsharesourcehardware_playerspm1011.2480.3001.8118修改頻率顯示器顯示效果如下3.核心程序與模型版本vivado2022.2..................................................... // ? DDS //the module of sin signal wire[7:0]signal_sin1; wire [15 : 0] m_axis_data_tdata; dds_compiler_0 dds_compiler_0u ( .aclk (divclk), // input wire aclk .aresetn (rst_n), // input wire aresetn .s_axis_config_tvalid(1b1), // input wire s_axis_config_tvalid .s_axis_config_tdata(32d2000000), // input wire [31 : 0] s_axis_config_tdata .m_axis_data_tvalid(), // output wire m_axis_data_tvalid .m_axis_data_tdata(m_axis_data_tdata), // output wire [15 : 0] m_axis_data_tdata .m_axis_phase_tvalid(), // output wire m_axis_phase_tvalid .m_axis_phase_tdata() // output wire [31 : 0] m_axis_phase_tdata ); assign signal_sin1{m_axis_data_tdata[15],m_axis_data_tdata[15:9]}; wire[7:0]signal_sin2; wire [15 : 0] m_axis_data_tdata2; dds_compiler_0 dds_compiler_1u ( .aclk (divclk), // input wire aclk .aresetn (rst_n), // input wire aresetn .s_axis_config_tvalid(1b1), // input wire s_axis_config_tvalid .s_axis_config_tdata(K), // input wire [31 : 0] s_axis_config_tdata .m_axis_data_tvalid(), // output wire m_axis_data_tvalid .m_axis_data_tdata(m_axis_data_tdata2), // output wire [15 : 0] m_axis_data_tdata .m_axis_phase_tvalid(), // output wire m_axis_phase_tvalid .m_axis_phase_tdata() // output wire [31 : 0] m_axis_phase_tdata ); assign signal_sin2{m_axis_data_tdata2[15],m_axis_data_tdata2[15:9]}; wire signed[7:0]test1 signal_sin1; wire signed[7:0]test2 signal_sin2; wire video_clk; wire video_clk_5x; wire video_hs; wire video_vs; wire video_de; wire[7:0] video_r; wire[7:0] video_g; wire[7:0] video_b; color_bar hdmi_color_bar( .clk0(divclk), .clk(video_clk), .rst(1b0), .i_start(1b1), .test1(test1), .test2(test2), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b) ); endmodule 00X6_010m4.系統(tǒng)原理簡介FPGA作為整個(gè)系統(tǒng)的控制核心承擔(dān)著模塊調(diào)度、數(shù)據(jù)處理、時(shí)序同步的功能1.時(shí)鐘管理模塊通過PLL IP核生成各模塊所需時(shí)鐘(DDS 工作時(shí)鐘、HDMI 像素時(shí)鐘、系統(tǒng)同步時(shí)鐘)保證各模塊時(shí)序一致。2.DDS IP核在時(shí)鐘驅(qū)動(dòng)下生成正弦波數(shù)字序列輸出至波形緩存模塊(FIFO/BRAM)進(jìn)行臨時(shí)存儲(chǔ)解決DDS輸出速率與HDMI顯示速率的匹配問題。3.HDMI視頻驅(qū)動(dòng)模塊生成標(biāo)準(zhǔn)視頻時(shí)序在有效像素區(qū)域內(nèi)根據(jù)當(dāng)前 X 軸像素坐標(biāo)讀取緩存中的正弦波幅值數(shù)據(jù)將其轉(zhuǎn)換為Y軸像素坐標(biāo)對(duì)應(yīng)的灰度數(shù)據(jù)(如黑白波形顯示)或RGB數(shù)據(jù)(如彩色波形顯示)。4.TMDS編碼模塊將RGB數(shù)據(jù)、同步信號(hào)封裝為HDMI差分信號(hào)通過FPGA的HDMI輸出引腳傳輸至顯示器最終呈現(xiàn)穩(wěn)定的正弦波形。正弦波形與顯示像素之間的映射1.X軸(時(shí)間-行像素)映射公式設(shè)DDS的采樣頻率為fs(等于DDS工作時(shí)鐘頻率fclk)顯示器有效行像素?cái)?shù)為Xres(如720P為12801080P為1920)波形顯示的時(shí)間窗口為Tw則每個(gè)行像素對(duì)應(yīng)的時(shí)間間隔Δt為2.Y軸(幅值-列像素)映射公式設(shè)顯示器有效列像素?cái)?shù)為Yres(如720P為7201080P為1080)DDS輸出的正弦波幅值范圍為[Amin,A max]列像素坐標(biāo)y(從上到下為0到Y(jié)res?1)與幅值A(chǔ)(n)的映射關(guān)系為5.完整工程文件v v關(guān)注后GZH回復(fù)關(guān)鍵詞a18