做電影網站要不要收費,公司網站虛假宣傳但網站不是我做的,網站建設中ftp起什么作用,遼寧省造價工程信息網程序的局部性原理 程序的局部性原理是計算機體系結構的核心原理之一#xff0c;是 Cache、虛擬內存等技術的設計基礎#xff0c;指程序在執(zhí)行過程中#xff0c;傾向于訪問局部范圍內的指令和數據#xff0c;具體分為時間局部性和空間局部性兩類。 類型核心概念典型場景時…程序的局部性原理程序的局部性原理是計算機體系結構的核心原理之一是 Cache、虛擬內存等技術的設計基礎指程序在執(zhí)行過程中傾向于訪問局部范圍內的指令和數據具體分為時間局部性和空間局部性兩類。類型核心概念典型場景時間局部性某條指令或某個數據被訪問后短期內大概率會被再次訪問1. 循環(huán)語句中的指令反復執(zhí)行同一批指令2. 頻繁調用的變量如循環(huán)計數器空間局部性某條指令或某個數據被訪問后其相鄰地址的指令 / 數據大概率會被訪問1. 順序執(zhí)行的指令序列CPU 按地址順序取指2. 數組的連續(xù)元素訪問數組在內存中連續(xù)存儲全相聯(lián)映射的檢索過程為CPU 訪問內存時先從地址提取主存塊號然后依次與 Cache 中每一行的標記字段比較若某行標記等于塊號且有效位為 1則命中用塊內偏移量定位字節(jié)若都不匹配或有效位為 0則未命中從主存讀數據塊加載到 Cache 。程序中斷程序中斷是指計算機在執(zhí)行正常程序的過程中由內部 / 外部事件觸發(fā)暫停當前程序的執(zhí)行轉而去處理該事件對應的中斷服務程序處理完成后再自動返回原程序斷點處繼續(xù)執(zhí)行的機制。中斷系統(tǒng)的分類描述的是整個中斷處理機制的硬件架構和管理能力單級中斷系統(tǒng)所有中斷源只有一個優(yōu)先級CPU 只能按 “先來先服務” 的順序處理不支持中斷嵌套。多級中斷系統(tǒng)中斷源被劃分成不同優(yōu)先級CPU 可以暫停低優(yōu)先級的中斷服務程序優(yōu)先處理高優(yōu)先級的中斷支持中斷嵌套。刷新存儲器刷新存儲器又稱幀緩沖器是顯示系統(tǒng)的專用高速存儲器用于存儲屏幕所有像素的顏色信息支撐顯示器按固定頻率讀取數據并穩(wěn)定顯示圖像。存儲容量的決定因素存儲容量由屏幕分辨率和像素深度共同決定計算公式為存儲容量 屏幕分辨率橫向像素數 × 縱向像素數× 像素深度bit分辨率屏幕像素總數分辨率越高容量需求越大像素深度存儲單個像素顏色信息的二進制位數位數越多顏色表現力越強容量需求越大。I/O 控制方式方式CPU 干預程度速度硬件復雜度適用場景程序查詢方式完全干預最慢最低低速、少量外設程序中斷方式部分干預中速中等中高速、需及時響應外設DMA(直接存儲器訪問)方式無干預最快最高高速批量數據傳送磁盤通道方式極少干預高速很高大型機、多外設并行時鐘周期機器周期指令周期時鐘周期是時間基準機器周期是基本操作的時間單位指令周期是一條指令的總執(zhí)行時間。時鐘周期又稱節(jié)拍周期是計算機中最基本的時間單位等于CPU 主頻的倒數例如主頻 2GHz 的 CPU時鐘周期為 0.5ns。它是 CPU 內部操作如寄存器傳輸、ALU 運算的最小時間刻度由硬件振蕩器的脈沖信號決定。機器周期又稱CPU 周期是 CPU 完成一個基本操作所需的時間由若干個時鐘周期組成。不同基本操作的機器周期可能包含 不同數量的時鐘周期例如取指操作、訪存操作、運算操作各對應一個機器周期。機器周期是衡量指令執(zhí)行步驟的基本單位常見的機器周期有取指周期、間址周期、執(zhí)行周期、中斷周期。指令周期是 CPU取出并執(zhí)行一條指令所需的全部時間由若干個機器周期組成。不同指令的指令周期長度不同簡單指令如寄存器尋址加法指令可能僅包含取指周期 執(zhí)行周期復雜指令如間接尋址訪存指令可能包含取指周期 間址周期 執(zhí)行周期若執(zhí)行后有中斷請求還會增加中斷周期。指令周期 機器周期 時鐘周期三者是包含與被包含的層級關系記憶知識點CPU 與主存交換信息是以字為單位CPU 與 Cache 交換信息的單位是塊硬盤的磁頭可分為固定磁頭和移動磁頭CPU 從內存取出一條指令并執(zhí)行該指令的時間稱為指令周期它常用若干個機器周期來表示-127的反碼等于0的移碼高級語言的編譯系統(tǒng)屬于系統(tǒng)軟件不是應用程序快速傳遞進位信號是并行進位實現手段不是最終目的。多級中斷會有中斷嵌套的情況需要按照“后進先出”的順序恢復現場而堆棧的存儲方式正好是“后進先出”能高效地依次保存和恢復各級中斷的現場信息。馮?諾依曼機按地址訪問存儲器依程序計數器 順序取指令執(zhí)行同步控制是由統(tǒng)一的時鐘信號來控制各個操作的時序所有部件的動作都按照這個統(tǒng)一時鐘的節(jié)拍來進行。? APCI總線是與處理器無關的高速外圍設備總線。? BPCI總線的基本傳輸機制包含猝發(fā)式傳送。? CPCI設備分為主設備和從設備不是所有PCI設備都是主設備。? D系統(tǒng)中可以有多個PCI總線比如通過橋接擴展不是只允許一條。IEEE 754是浮點數的標準格式尾數影響精度指數影響范圍浮點數與定點數的表示方式不同。MIPS受指令集影響不能單獨作為性能評判依據CPI越小表示效率越高吞吐率和響應時間是衡量性能的重要指標。一個漢字通常占用2個字節(jié)或更多而一個英文字符才占用1個字節(jié)。ASCII碼僅能表示英文字符和控制字符不能表示中文字符。在定點運算器中內部總線的主要作用是連接各個功能部件并傳輸數據內部總線用于在運算器的不同模塊之間傳輸數據是數據通路的重要組成部分。定點運算器通常由加法器、寄存器、邏輯運算單元和移位器等基本部件構成共同完成算術和邏輯運算。在補碼加法中當兩個同號數相加結果符號與原數相反時可能發(fā)生溢出。而正負相加通常不會導致溢出。多功能ALU可以執(zhí)行多種算術和邏輯操作通常由多個功能模塊組成并通過控制信號選擇所需的操作。多功能ALU通常由算術運算模塊、邏輯運算模塊、控制模塊和數據通路組成。算術運算模塊負責執(zhí)行加法、減法等操作邏輯運算模塊執(zhí)行與、或、非、異或等邏輯操作控制模塊根據指令選擇操作類型數據通路負責數據的傳輸和存儲。補碼加法中溢出的檢測方法主要有兩種一是雙符號位法二是比較符號位法。雙符號位法通過檢查 結果的兩個符號位 是否相同 來判斷溢出比較符號位法則通過比較 操作數和結果 的 符號位來判斷溢出。這些方法常用于定點運算器的設計中以確保運算結果的正確性。當I/O設備需要CPU處理數據時會向CPU發(fā)出中斷請求信號。顯存大小 分辨率 × 每個像素所占字節(jié)數微程序控制器基本組成包括1.控制存儲器CM存放所有指令的微程序微指令序列2.微指令寄存器μIR存放當前執(zhí)行的微指令包括操作控制字段和順序控制字段3.微地址形成部件根據指令操作碼入口地址、順序控制字段、條件碼等生成下條微指令地址4.微地址寄存器μMAR存放將要訪問的微指令地址控制對CM的讀操作。微程序控制器由控制存儲器CM、微指令寄存器μIR、地址轉移邏輯等組成。控制存儲器存放微程序微指令寄存器存放當前微指令地址轉移邏輯產生下條微指令地址。程序計數器PC是指令尋址的部件不屬于 微程序控制器 特有。數據通路的設計主要關注硬件組件之間的連接、控制信號的協(xié)調以及數據傳輸的效率柱面是由多個磁道組成的磁道又由多個扇區(qū)構成扇區(qū)是磁盤讀寫的基本單位。而一個柱面并不包含多個盤片而是多個磁頭同時訪問的相同半徑位置的磁道集合。微程序控制器通過微指令實現控制邏輯具有較高的靈活性尤其適合復雜指令集的實現。然而其執(zhí)行速度不一定比硬連線控制器快?；镜撵o態(tài)存儲元SRAM通常由6個晶體管組成形成兩個交叉耦合的反相器用于穩(wěn)定地存儲一位數據。在SRAM讀操作中當片選信號有效且地址穩(wěn)定后數據通常會在一個時鐘周期后出現在數據總線上。虛擬存儲器由操作系統(tǒng)負責管理和調度它擴展了程序可使用的地址空間但其訪問速度通常低于主存。存儲器的常見分類方式包括按存儲介質如半導體、磁性材料、按存取方式如隨機存取、順序存取、按信息保存時間如易失性、非易失性。SDRAM是一種與系統(tǒng)時鐘同步工作的DRAM能夠提高數據訪問的速度和效率。存取時間是衡量存儲器訪問速度的重要指標它指的是從發(fā)出訪問請求到數據可被使用的這段時間。片選信號RASRow Address Strobe信號用于激活行地址CASColumn Address Strobe信號用于激活列地址。訪問時間是衡量存儲器性能的重要指標通常以納秒ns為單位。頁表用于將邏輯地址中的頁號轉換為對應的物理地址中的塊號從而完成地址映射。DRAM存儲元基于電容工作需要定期刷新雖然比SRAM慢但功耗較低適合大規(guī)模存儲。存儲系統(tǒng)的層次結構由寄存器、Cache、主存和輔存組成。設計目的是通過在不同層次之間平衡速度、容量和成本提高整體系統(tǒng)的性能和效率。cache存儲器的命中率是指處理器訪問的數據在cache中找到的概率。命中率越高意味著處理器可以直接從cache獲取數據減少了訪問主存的次數從而提高了系統(tǒng)的整體性能。反之命中率低會導致更多的主存訪問增加延遲降低系統(tǒng)效率。DRAM存儲元基于電容的充放電特性來存儲數據。由于電容會逐漸放電導致數據丟失因此需要定期刷新以維持數據的完整性。題指令格式設計題擴展存儲空間位擴展題CPU 微操作與指令執(zhí)行流程設計本題鏈接題關于CPU 指令執(zhí)行流程與微操作控制-CSDN博客題指令格式特點