渭南網(wǎng)站建設(shè)公司,鎮(zhèn)江建站推廣報(bào)價(jià),做網(wǎng)站開發(fā) 甲方提供資料,wordpress文章字?jǐn)?shù)計(jì)算機(jī)組成 計(jì)算機(jī)的基本硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備5大部件組成。運(yùn)算器、控制器等部件被集成在一起統(tǒng)稱為中央處理單元#xff08;Central Processing Unit#xff0c;CPU)。CPU是硬件系統(tǒng)的核心#xff0c;用于數(shù)據(jù)的加工處理#xff0c;能完…計(jì)算機(jī)組成計(jì)算機(jī)的基本硬件系統(tǒng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備5大部件組成。運(yùn)算器、控制器等部件被集成在一起統(tǒng)稱為中央處理單元Central Processing UnitCPU)。CPU是硬件系統(tǒng)的核心用于數(shù)據(jù)的加工處理能完成各種算術(shù)、邏輯運(yùn)算及控制功能。存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備分為內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器。前者速度高、容量小一般用于臨時(shí)存放程序、數(shù)據(jù)及中間結(jié)果。而后者容量大、速度慢可以長期保存程序和數(shù)據(jù)。輸入設(shè)備和輸出設(shè)備合稱為外部設(shè)備簡稱外設(shè)輸入設(shè)備用于輸入原始數(shù)據(jù)及各種命令而輸出設(shè)備則用于輸出計(jì)算機(jī)運(yùn)行的結(jié)果。中央處理單元CPU的組成1. CPU的組成CPU主要由運(yùn)算器、控制器、寄存器組和內(nèi)部總線等部件組成運(yùn)算器由算術(shù)邏輯單元 ALU實(shí)現(xiàn)對(duì)數(shù)據(jù)的算術(shù)和邏輯運(yùn)算、累加寄存器AC運(yùn)算結(jié)果或源操作數(shù)的存放區(qū)、數(shù)據(jù)緩沖寄存器DR暫時(shí)存放內(nèi)存的指令或數(shù)據(jù)、和狀態(tài)條件寄存器PSW保存指令運(yùn)行結(jié)果的條件碼內(nèi)容如溢出標(biāo)志等組成。執(zhí)行所有的算術(shù)運(yùn)算如加減乘除等執(zhí)行所有的邏輯運(yùn)算并進(jìn)行邏輯測試如與、或、非、比較等。控制器由指令寄存器IR暫存CPU執(zhí)行指令、程序計(jì)數(shù)器PC存放指令執(zhí)行地址、地址寄存器AR保存當(dāng)前CPU所訪問的內(nèi)存地址、指令譯碼器ID分析指令操作碼〉等組成?？刂普麄€(gè)CPU的工作最為重要。CPU依據(jù)指令周期的不同階段來區(qū)分二進(jìn)制的指令和數(shù)據(jù)因?yàn)樵谥噶钪芷诘牟煌A段指令會(huì)命令CPU分別去取指令或者數(shù)據(jù)。CPU的功能1. CPU 的功能1程序控制。CPU通過執(zhí)行指令來控制程序的執(zhí)行順序這是CPU的重要功能。2操作控制。一條指令功能的實(shí)現(xiàn)需要若干操作信號(hào)配合來完成CPU產(chǎn)生每條指令的操作信號(hào)并將操作信號(hào)送往對(duì)應(yīng)的部件控制相應(yīng)的部件按指令的功能要求進(jìn)行操作。3時(shí)間控制。CPU對(duì)各種操作進(jìn)行時(shí)間上的控制即指令執(zhí)行過程中操作信號(hào)的出現(xiàn)時(shí)間、持續(xù)時(shí)間及出現(xiàn)的時(shí)間順序都需要進(jìn)行嚴(yán)格控制。4數(shù)據(jù)處理。CPU通過對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算及邏輯運(yùn)算等方式進(jìn)行加工處理數(shù)據(jù)加工處理的結(jié)果被人們所利用。所以對(duì)數(shù)據(jù)的加工處理也是CPU最根本的任務(wù)。此外CPU還需要對(duì)系統(tǒng)內(nèi)部和外部的中斷異常做出響應(yīng)進(jìn)行相應(yīng)的處理。校驗(yàn)碼碼距就單個(gè)編碼A00而言其碼距為1因?yàn)槠渲恍枰淖円晃痪妥兂闪硪粋€(gè)編碼。在兩個(gè)編碼中從A碼到B碼轉(zhuǎn)換所需要改變的位數(shù)稱為碼距如A00要轉(zhuǎn)換為B11碼距為2。才般來說碼距越大越利于糾錯(cuò)和檢錯(cuò)。奇偶校驗(yàn)碼在編碼中增加1位校驗(yàn)位來使編碼中1的個(gè)數(shù)為奇數(shù)奇校驗(yàn)或者偶數(shù)偶校驗(yàn)從而使碼距變?yōu)?。例如奇校驗(yàn)編碼中含有奇數(shù)個(gè)1發(fā)送給接收方接收方收到后會(huì)計(jì)算收到的編碼有多少個(gè)1如果是奇數(shù)個(gè)則無誤是偶數(shù)個(gè)則有誤。偶校驗(yàn)同理只是編碼中有偶數(shù)個(gè)1由上述奇偶校驗(yàn)只能檢1位錯(cuò)并且無法糾錯(cuò)。CRC(循環(huán)冗余校驗(yàn)碼)只能檢錯(cuò)不能糾錯(cuò)。使用CRC編碼需要先約定一個(gè)生成多項(xiàng)式G(x)。生成多項(xiàng)式的最高位和最低位必須是1。假設(shè)原始信息有m位則對(duì)應(yīng)多項(xiàng)式M(x)。生成校驗(yàn)碼思想就是在原始信息位后追加若干校驗(yàn)位使得追加的信息能被G(x)整除。接收方接收到帶校驗(yàn)位的信息然后用G(x)整除。余數(shù)為0則沒有錯(cuò)誤反之則發(fā)生錯(cuò)誤?！?例假設(shè)原始信息串為10110,CRC 的生成多項(xiàng)式為G(x)x^4x1,求CRC 校驗(yàn)碼。1在原始信息位后面添0假設(shè)生成多項(xiàng)式的階為r則在原始信息位后添加r個(gè)0本題中G(x)階為4,則在原始信息串后加4個(gè)0得到的新串為101100000,作為被除數(shù)。2由多項(xiàng)式得到除數(shù)多項(xiàng)中x的冪指數(shù)存在的位置1不存在的位置0。本題中x的冪指數(shù)為0,1,4的變量都存在而冪指數(shù)為2,3的不存在因此得到串10011。3生成CRC校驗(yàn)碼將前兩步得出的被除數(shù)和除數(shù)進(jìn)行模2除法運(yùn)算即不進(jìn)位也不借位的除法運(yùn)算。除法過程如下圖所示得到余數(shù)1111。注意余數(shù)不足r則余數(shù)左邊用若干個(gè)0補(bǔ)齊。如求得余數(shù)為11r4則補(bǔ)兩個(gè)0得到0011。4生成最終發(fā)送信息串將余數(shù)添加到原始信息后。上例中原始信息為10110添加余數(shù)1111后結(jié)果為101101111發(fā)送方將此數(shù)據(jù)發(fā)送給接收方。5接收方進(jìn)行校驗(yàn)。接收方的CRC校驗(yàn)過程與生成過程類似接收方接收了帶校驗(yàn)和的幀后用多項(xiàng)式G(x)來除。余數(shù)為0則表示信息無錯(cuò)否則要求發(fā)送方進(jìn)行重傳。注意收發(fā)信息雙方需使用相同的生成多項(xiàng)式。指令系統(tǒng)計(jì)算機(jī)指令的組成一條指令由操作碼和操作數(shù)兩部分組成操作碼決定要完成的操作操作數(shù)指參加運(yùn)算的數(shù)據(jù)及其所在的單元地址。在計(jì)算機(jī)中操作要求和操作數(shù)地址都由二進(jìn)制數(shù)碼表示分別稱作操作碼和地址碼整條指令以二進(jìn)制編碼的形式存放在存儲(chǔ)器中。計(jì)算機(jī)指令執(zhí)行過程取指令——分析指令——執(zhí)行指令三個(gè)步驟首先將程序計(jì)數(shù)器PO中的指令地址取出送入地址總線CPU依據(jù)指令地址去內(nèi)存中取出指令內(nèi)容存入指令寄存器IR后由指令譯碼器進(jìn)行分析分析指令操作碼最后執(zhí)行指令取出指令執(zhí)行所需的源操作數(shù)。指令尋址方式順序?qū)ぶ贩绞疆?dāng)執(zhí)行一段程序時(shí)是一條指令接著一條指令地順序執(zhí)行。跳躍尋址方式指下一條指令的地址碼不是由程序計(jì)數(shù)器給出而是由本條指令直接給出。程序跳躍后按新的指令地址開始順序執(zhí)行。因此程序計(jì)數(shù)器的內(nèi)容也必須相應(yīng)改變以便及時(shí)跟蹤新的指令地址。指令操作數(shù)的尋址方式立即尋址方式指令的地址碼字段指出的不是地址而是操作數(shù)本身。直接尋址方式在指令的地址字段中直接指出操作數(shù)在主存中的地址。間接尋址方式指令地址碼字段所指向的存儲(chǔ)單元中存儲(chǔ)的是操作數(shù)的地址。寄存器尋址方式指令中的地址碼是寄存器的編號(hào)。基址尋址方式將基址寄存器的內(nèi)容加上指令中的形式地址而形成操作數(shù)的有效地址其優(yōu)點(diǎn)是可以擴(kuò)大尋址能力。變址尋址方式變址尋址方式計(jì)算有效地址的方法與基址尋址方式很相似它是將變址寄存器的內(nèi)容加上指令中的形式地址而形成操作數(shù)的有效地址。CISC是復(fù)雜指令系統(tǒng)兼容性強(qiáng)指令繁多、長度可變由微程序?qū)崿F(xiàn)RISC緹精簡指令系統(tǒng)指令少使用頻率接近主要依靠硬件實(shí)現(xiàn)通用寄存器、硬布線邏輯控制。區(qū)別如下指令流水線原理將指令分成不同段每段由不同的部分去處理因此可以產(chǎn)生疊加的效果所有的部件去處理指令的不同段RISC中的流水線技術(shù)1超流水線Super Pipe Line技術(shù)。它通過細(xì)化流水、增加級(jí)數(shù)和提高主頻使得在每個(gè)機(jī)器周期內(nèi)能完成一個(gè)甚至兩個(gè)浮點(diǎn)操作。其實(shí)質(zhì)是以時(shí)間換取空間。2超標(biāo)量(Super Scalar技術(shù)。它通過內(nèi)裝多條流水線來同時(shí)執(zhí)行多個(gè)處理其時(shí)鐘頻率雖然與一般流水接近卻有更小的CPL其實(shí)質(zhì)是以空間換取時(shí)間。3超長指令字Very Long Instruction Word VLIW)技術(shù)。VLIW和超標(biāo)量都是20世紀(jì)80年代出現(xiàn)的概念其共同點(diǎn)是要同時(shí)執(zhí)行多條指令其不同在于超標(biāo)量依靠硬件來實(shí)現(xiàn)并行處理的調(diào)度VLIW則充分發(fā)揮軟件的作用而使硬件簡化性能提高。流水線時(shí)間計(jì)算流水線周期指令分成不同執(zhí)行段其中執(zhí)行時(shí)間最長的段為流水線周期。流水線執(zhí)行時(shí)間1條指令總執(zhí)行時(shí)間總指令條數(shù)-1*流水線周期。流水線吞吐率計(jì)算吞吐率即單位時(shí)間內(nèi)執(zhí)行的指令條數(shù)。公式指令條數(shù)/流水線執(zhí)行時(shí)間。流水線的加速比計(jì)算加速比即使用流水線后的效率提升度即比不使用流水線快了多少倍越高表明流水線效率越高公式不使用流水線執(zhí)行時(shí)間/使用流水線執(zhí)行時(shí)間。存儲(chǔ)系統(tǒng)· 計(jì)算機(jī)采用分級(jí)存儲(chǔ)體系的主要目的是為了解決存儲(chǔ)容量、成本和速度之間的矛盾問題?！?兩級(jí)存儲(chǔ)Cache-主存、主存-輔存虛擬存儲(chǔ)體系?！ぞ植啃栽砜偟膩碚f在CPU運(yùn)行時(shí)所訪問的數(shù)據(jù)會(huì)趨向于一個(gè)較小的局部空間地址內(nèi)包括下面兩個(gè)方面時(shí)間局部性原理如果一個(gè)數(shù)據(jù)項(xiàng)正在被訪問那么在近期它很可能會(huì)被再次訪問即在相鄰的時(shí)間里會(huì)訪問同一個(gè)數(shù)據(jù)項(xiàng)?？臻g局部性原理在最近的將來會(huì)用到的數(shù)據(jù)的地址和現(xiàn)在正在訪問的數(shù)據(jù)地址很可能是相近的即相鄰的空間地址會(huì)被連續(xù)訪問?！?高速緩存Cache用來存儲(chǔ)當(dāng)前最活躍的程序和數(shù)據(jù)直接與CPU交互位于CPU和主存之間容量小速度為內(nèi)存的5-10倍由半導(dǎo)體材料構(gòu)成。其內(nèi)容是主存內(nèi)存的副本拷貝對(duì)于程序員來說是透明的?！?Cache由控制部分和存儲(chǔ)器組成存儲(chǔ)器存儲(chǔ)數(shù)據(jù)控制部分判斷CPU要訪問的數(shù)據(jù)是否在Cache中在則命中不在則依據(jù)一定的算法從主存中替換。· 地址映射在CPU工作時(shí)送出的是主存單元的地址而應(yīng)從Cache存儲(chǔ)器中讀/寫信息。這就需要將主存地址轉(zhuǎn)換為Cache存儲(chǔ)器地址這種地址的轉(zhuǎn)換稱為地址映像由硬件自動(dòng)完成映射分為下列三種方法1.直接映像將Cache存儲(chǔ)器等分成塊主存也等分成塊并編號(hào)。主存中的塊與Cache中的塊的對(duì)應(yīng)關(guān)系是固定的也即二者塊號(hào)相同才能命中。地址變換簡單但不靈活容易造成資源浪費(fèi)。2.全相聯(lián)映像同樣都等分成塊并編號(hào)。主存中任意一塊都與Cache中任意一塊對(duì)應(yīng)。因此可以隨意調(diào)入Cache任意位置但地址變換復(fù)雜速度較慢。因?yàn)橹鞔婵梢噪S意調(diào)入Cache任意塊只有當(dāng)Cache滿了才會(huì)發(fā)生塊沖突是最不容易發(fā)生塊沖突的映像方式。3.組組相連映像前面兩種方式的結(jié)合將Cache存儲(chǔ)器先分塊再分組主存也同樣先分塊再分組組間采用直接映像即主存中組號(hào)與Cache中組號(hào)相同的組才能命中但是組內(nèi)全相聯(lián)映像也即組號(hào)相同的兩個(gè)組內(nèi)的所有塊可以任意調(diào)換?！ぬ鎿Q算法的目標(biāo)就是使Cache獲得盡可能高的命中率。常用算法有如下幾種。1隨機(jī)替換算法。就是用隨機(jī)數(shù)發(fā)生器產(chǎn)生一個(gè)要替換的塊號(hào)將該塊替換出去。2先進(jìn)先出算法。就是將最先進(jìn)入Cache的信息塊替換出去。3近期最少使用算法。這種方法是將近期最少使用的Cache中的信息塊替換出去。4優(yōu)化替換算法。這種方法必須先執(zhí)行一次程序統(tǒng)計(jì)Cache的替換情況。有了這樣的先驗(yàn)信息在第二次執(zhí)行該程序時(shí)便可以用最有效的方式來替換?！っ新始捌骄鶗r(shí)間Cache有一個(gè)命中率的概念即當(dāng)CPU所訪問的數(shù)據(jù)在Cache中時(shí)命中直接從Cache中讀取數(shù)據(jù)設(shè)讀取一次Cache時(shí)間為1ns若CPU訪問的數(shù)據(jù)不在Cache中則需要從內(nèi)存中讀取設(shè)讀取一次內(nèi)存的時(shí)間為1000ns若在CPU多次讀取數(shù)據(jù)過程中有90%命中Cache則CPU讀取一次的平均時(shí)間為(90%*1 10%*1000)ns·磁盤結(jié)構(gòu)和參數(shù)磁盤有正反兩個(gè)盤面每個(gè)盤面有多個(gè)同心圓每個(gè)同心圓是一個(gè)磁道每個(gè)同心圓又被劃分為多個(gè)扇區(qū)數(shù)據(jù)就被存放在一個(gè)個(gè)扇區(qū)中。磁頭首先要尋找到對(duì)應(yīng)的磁道然后等待磁盤進(jìn)行周期旋轉(zhuǎn)旋轉(zhuǎn)到指定的扇區(qū)才能讀取到對(duì)應(yīng)的數(shù)據(jù)因此會(huì)產(chǎn)生尋道時(shí)間和等待時(shí)間。公式為存取時(shí)間尋道時(shí)間等待時(shí)間平均定位時(shí)間轉(zhuǎn)動(dòng)延遲。注意尋道時(shí)間是指磁頭移動(dòng)到磁道所需的時(shí)間等待時(shí)間為等待讀寫的扇區(qū)****轉(zhuǎn)到磁頭下方所用的時(shí)間?！ご疟P調(diào)度算法之前已經(jīng)說過磁盤數(shù)據(jù)的讀取時(shí)間分為尋道時(shí)間旋轉(zhuǎn)時(shí)間也即先找到對(duì)應(yīng)的磁道而后再旋轉(zhuǎn)到對(duì)應(yīng)的扇區(qū)才能讀取數(shù)據(jù)其中尋道時(shí)間耗時(shí)最長需要重點(diǎn)調(diào)度有如下調(diào)度算法:先來先服務(wù)FCFS根據(jù)進(jìn)程請(qǐng)求訪問磁盤的先后順序進(jìn)行調(diào)度。最短尋道時(shí)間優(yōu)先SSTF請(qǐng)求訪問的磁道與當(dāng)前磁道最近的進(jìn)程優(yōu)先調(diào)度使得每次的尋道時(shí)間最短。會(huì)產(chǎn)生“饑餓”現(xiàn)象即遠(yuǎn)處進(jìn)程可能永遠(yuǎn)無法訪問。掃描算法SCAN又稱“電梯算法”磁頭在磁盤上雙向移動(dòng)其會(huì)選擇離磁頭當(dāng)前所在磁道最近的請(qǐng)求訪問的磁道并且與磁頭移動(dòng)方向一致磁頭永遠(yuǎn)都是從里向外或者從外向里一直移動(dòng)完才掉頭與電梯類似。單向掃描調(diào)度算法CSCAN與SCAN不同的是其只做單向移動(dòng)即只能從里向外或者從外向里。輸入輸出技術(shù)· 計(jì)算機(jī)系統(tǒng)中存在多種內(nèi)存與接口地址的編址方法常見的是下面兩種1內(nèi)存與接口地址獨(dú)立編址方法內(nèi)存地址和接口地址是完全獨(dú)立的兩個(gè)地址空間。訪問數(shù)據(jù)時(shí)所使用的指令也完全不同用于接口的指令只用于接口的讀/寫其余的指令全都是用于內(nèi)存的。因此在編程序或讀程序時(shí)很易使用和辨認(rèn)。這種編址方法的缺點(diǎn)是用于接口的指令太少、功能太弱。2內(nèi)存與接口地址統(tǒng)一編址方法內(nèi)存地址和接口地址統(tǒng)一在一個(gè)公共的地址空間里即內(nèi)存單元和接口共用地址空間。優(yōu)點(diǎn)是原則上用于內(nèi)存的指令全都可以用于接口這就大大地增強(qiáng)了對(duì)接口的操作功能而且在指令上也不再區(qū)分內(nèi)存或接口指令。該編址方法的缺點(diǎn)就在于整個(gè)地址空間被分成兩部分其中一部分分配給接口使用剩余的為內(nèi)存所用這經(jīng)常會(huì)導(dǎo)致內(nèi)存地址不連續(xù)。· 計(jì)算機(jī)和外設(shè)間的數(shù)據(jù)交互方式1程序控制查詢方式CPU主動(dòng)查詢外設(shè)是否完成數(shù)據(jù)傳輸效率極低。2程序中斷方式外設(shè)完成數(shù)據(jù)傳輸后向CPU發(fā)送中斷等待CPU處理數(shù)據(jù)效率相對(duì)較高。中斷響應(yīng)時(shí)間指的是從發(fā)出中斷請(qǐng)求到開始進(jìn)入中斷處理程序中斷處理時(shí)間指的是從中斷處理開始到中斷處理結(jié)束。中斷向量提供中斷服務(wù)程序的入口地址。多級(jí)中斷嵌套使用堆棧來保護(hù)斷點(diǎn)和現(xiàn)場。3DMA方式直接主存存取CPU只需完成必要的初始化等操作數(shù)據(jù)傳輸?shù)恼麄€(gè)過程都由DMA控制器來完成在主存和外設(shè)之間建立直接的數(shù)據(jù)通路效率很高。在一個(gè)總線周期結(jié)束后CPU會(huì)響應(yīng)DMA請(qǐng)求開始讀取數(shù)據(jù)CPU響應(yīng)程序中斷方式請(qǐng)求是在一條指令執(zhí)行結(jié)束時(shí)。總線結(jié)構(gòu)·總線Bus是指計(jì)算機(jī)設(shè)備和設(shè)備之間傳輸信息的公共數(shù)據(jù)通道。總線是連接計(jì)算機(jī)硬件系統(tǒng)內(nèi)多種設(shè)備的通信線路它的一個(gè)重要特征是由總線上的所有設(shè)備共享因此可以將計(jì)算機(jī)系統(tǒng)內(nèi)的多種設(shè)備連接到總線上?！?從廣義上講任何連接兩個(gè)以上電子元器件的導(dǎo)線都可以稱為總線通常分為以下三類1內(nèi)部總線內(nèi)部芯片級(jí)別的總線芯片與處理器之間通信的總線。2系統(tǒng)總線是板級(jí)總線用于計(jì)算機(jī)內(nèi)各部分之間的連接具體分為數(shù)據(jù)總線并行數(shù)據(jù)傳輸位數(shù)、地址總線系統(tǒng)可管理的內(nèi)存空間的大小、控制總線傳送控制命令。代表的有ISA總線、EISA總線、PCI總線。3外部總線設(shè)備一級(jí)的總線微機(jī)和外部設(shè)備的總線。代表的有RS232串行總線SCSI并行總線、USB通用串行總線即插即用支持熱插拔。